PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43) Date of publication of application: 17.07.1989

(51)Int.Cl.

H01L 33/00

H01S 3/18

(21)Application number: 63-000556

(71)Applicant: RES DEV CORP OF JAPAN

MITSUBISHI CABLE IND LTD

(22)Date of filing:

05.01.1988

(72)Inventor:

TADATOMO KAZUYUKI

TANIGUCHI KOICHI


ITO AKIRA

(54) JUNCTION SEMICONDUCTOR LIGHT EMITTING ELEMENT

(57)Abstract:

PURPOSE: To manufacture a light emitting element easily and not only attain high intensity but also improve heat radiation properties, by providing an insulation layer at one side of a semiconductor substrate and forming a groove at least at its layer so that the semiconductor substrate can be exposed, thereby forming semiconductor layers including active layers on the insulation layer respectively in such a way that each groove is coated.

CONSTITUTION: An insulating layer is provided by a masking agent on an n-type GaAs substrate B and the insulation layer 1 is equipped with 12 places of circular grooves 7 which expose the substrate B at equal intervals one another. This element allows an n-type AlGaAs clad layer 2, an n-type AlGaAs active layer 3, and a p-type AlGaAs layer 4 to perform an epitaxial growth in order so as to coat each groove 7. Thus, semiconductor layers P having a multilayer structure consisting of double-hetero junction are formed respectively on the insulation layer 1. Then, an electrode E1 as one of electrode materials at a p-side is arranged at the surface of the clad layer 4 with the exception of a top part and also the electrode E2 as one of the electrode materials at an n-side is arranged at the lower face of the substrate B by means of vacuum vaporization and the like. Thus, a semiconductor light emitting element is manufactured.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1 - 179374

⑤Int Cl.⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)7月17日

H 01 L 33/00 H 01 S 3/18

A-7733-5F 7377-5F

審査請求 未請求 請求項の数 1 (全5頁)

9発明の名称 接合型半導体発光素子

②特 願 昭63-556

②出 願 昭63(1988)1月5日

砂発明者 只友 一行 兵庫県尼崎市東向島西之町8番地 三菱電線工業株式会社

内

⑩発明者谷口 浩一 兵庫県伊丹市池尻4丁目3番地 三菱電線工業株式会社伊

丹製作所内

丹製作所内

⑩出 願 人 新技術開発事業団 東京都

東京都千代田区永田町2丁目5番2号

⑪出 願 人 三菱電線工業株式会社

兵庫県尼崎市東向島西之町8番地

砂代 理 人 弁理士 高 島 一

明 細 書

1. 発明の名称

接合型半温体器光索子

2. 特許請求の範囲

半導体基板の一方側に絶縁層を設け、半導体基板を露出するように絶縁層に少なくとも1つの溝を形成し、各溝を覆うように活性層を含む半導体層を絶縁層上にそれぞれ形成し、半導体層上に上部電極を、及び半導体基板の他方側に上部電極とは異なる極性の下部電極を設けたことを特徴とする接合型半導体発光素子。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、発光ダイオードや半導体レーザとして使用し得る新規な面発光型の半導体発光素子に 関するものである。

(従来の技術)

発光ダイオード(LED)において、特に通信 用しEDは表示用LEDと高輝度、高速応答の点 で異なり、発光層が表示用では主にホモ接合であ るのに対し、通信用ではシングルへテロ接合またはダブルへテロ接合構造が主に用いられている。通信用 L E D は発光領域からの光の取り出し方により、面発光型と協同発光型に分類される。面発光型は接合面に垂直方向に光を取り出す構造で、電波狭窄は光ファイバのコア径よりも小面積ので、電波狭窄は光ファイバのコア径よりも小面積ので活性領域にのみ流す構造で行い高輝度を得ている。この面発光型の L E D の特徴は、活性領域からの光を自己吸収損失をほとんど受けずに外部へ取り出せることである。

嫡面発光型はエピタキシャル層の接合面に平行方向に光を取り出す構造で、活性層厚を大きくして単位長当たりの利得を低下させた以外は半導体レーザの構造と類似し、ストライプ構造により電流映窄を図っている。この嫡面発光型のしEDの特徴は、比較的低電流密度で高輝度が得られ、お射光の正反対側からモニタ光も取り出せる点での出発光の正反対側からの光は吸収係数の大きいのもこので変変するため、自己吸収損失を実効的に減少損失が大きい。この自己吸収損失を実効的に減少

させるため、活性層に隣接して光ガイド層を設けたLEDもある。

一方、半導体レーザ(レーザダイオード、LD)において、LDの型は基本的に電流狭窄通路のみで作り得る利得導波路型と、作り付け関抗率導波路型、もしくは導波路側面を完全に埋め込んだ屈抗 軍導波路型に大別できる。LDの光導波路は活性 個と兼ねるものが大半であり、キャリア注入、閉じ込め機構と光電界分布の閉じ込め導波機構とをもつダブルヘテロ構造が多用されている。ダブルヘテロ多層構造は、層に垂直方向のキャリアと光の閉じ込めのために種々のストライプ形成方法が誤られている。

(発明が解決しようとする課題)

発光ダイオードや半導体レーザのいずれにしても、活性領域に対するキャリア注入の効率向上による高輝度化を図り、発光領域(特に埋め込み型の発光素子の発光領域)での発熱を効率良く放熱すると共に、活性層の形状を簡単かつ容易に変えることができるようにし、これらを実現する構造

本発明の発光素子に使用する半導体材料には特に制限はなく、半導体レーザや発光ダイオードに 連常使用されている材料であればよく、たとえば ローV族化合物半導体であるGaAs、GaP、AIGaAs、 InP 、InGaAsP 、InGaP 、InAIP 、GaAsP 、GaN 、 InAsP 、InAsSbなど、ローVI族化合物半導体であ と相まって素子自体の製作を容易にして大量生産 を可能にする半導体発光素子の出現が特望されて いるわけである。

従って本発明の目的は、半導体レーザや発光ダイオードなどの発光素子として製作が容易であり、活性層の形状を任意に変えることができ、活性層に対する電流注入効率を向上させて高輝度化を図ると同時に、特に埋め込み型の発光素子に比べて放無性に優れた新規な接合型半導体発光素子を提供することにある。

(課題を解決するための手段)

前記目的は、半導体基板の一方側に絶縁層を設け、半導体基板を露出するように絶縁層に少なくとも1つの溝を形成し、各溝を覆うように活性層を含む半導体層を絶縁層上にそれぞれ形成し、半導体層上に上部電極を、及び半導体基板の他方側に上部電極とは異なる極性の下部電極を設けたことを特徴とする接合型半導体発光素子により達成される。

本発明の半導体発光素子は、半導体基板上の絶

る ZnSe 、 2nS 、 ZnO 、 CdSe、 CdTeなど、 IV — VI 族化合物半導体である PbTe 、 PbSnTe、 PbSnSeなど、さらに IV — IV 族化合物半導体である SiC などがあり、それぞれの材料の最所を活かして適用することが可能である。 具体的にその材料の組合せを機つか列挙すると、半導体基板上に設ける絶縁層の材料は SiOx、 SiNx、 SiOx Ny、 アモルファスーSi、 AlxOx などを用い、この絶縁層を形成するための半導体基板及び絶縁層上に設ける活性層を含む半導体層の材料としては、

半導体基板の材料:半導体層の材料

- GaAs : GaxIn_{1-x}P_yAs_{1-y} \
 (Al_xGa_{1-x})_yln_{1-y}P \ Al_xGa_{1-x}As
- ② InP : Gawing-xPyAst-y .

(Al =Ga | - =) , | n | - , A =

- (3) GaSb : In(PxAs,-x),Sb,-, .
 GaxIn,-xAs,Sb,-,
- GaAs₁₋₄P₄ ✓ GaAs₂ GaP :
 (Al_xGa_{1-x}) y In_{1-y}P

などである。

(実施例)

以下、本発明の接合型半導体発光素子を実施例に基づいて説明する。

本発明の半導体発光素子の一実施例を第1図及び第2図に示す。この発光素子は、n型GaAs基板B上に設けた絶縁層1においてドーム形状の半導体層Pが12箇所に設けられた二次元アレイ状のものである。各半導体層Pは、その断面形状を示す第2図から明らかなように、絶縁層1には基板Bを露出する円形状溝7が形成され、溝7を覆うように絶縁層1上にn型A1GaAsグラッド層2(A1組成比0.4)、n型A1GaAs活性層3(A1組成比0.01)及びp型A1GaAsクラッド層4(A1組成比0.4)が順にエピタキシャル成長され、これら層2、3、4によって半導体層Pを構成している。クラッド層4の頂部以外の表面にはp側電極E1が、基板Bの下面にはn側電極E2がそれぞれ設けられている。

本実施例の発光素子は、第3図に示す如く使用 に際しては電極E2側を電極を兼ねるヒートシン

イバのコア径とクラッド層4の電極E1を設けていない頂部とを同じ大きさにすれば、光ファイバと発光素子を簡単に二次元アレイ状に結合でき、しかも半導体層Pからの発光が確実に光ファイバに伝送される。

基板Bと垂直方向に光を放射する面発光型であるが、発光ダイオードとして上記実施例では光を単導体層Pの頂部から放射するためにクラッド層4の頂部には電極E1を設けていなる透明電ないが、インジをあればクラッド層4の全面に設けても積わなどがあればクラッド層4の全面に設けても積わなどであれば光を囲い、クラッド層4のを耐たと電極を開い、クラッド層4のをできたと電極を関け、関連では、クラッド層4のをできたりはできる。光をを取ります。大きさの凹部を、光を基準を取ります。大きなの凹部で、光を基準を表がらまれると一トシンクに取ければ、光を基準を表がらまる。

ク20に取付ける。一般にヒートシンク20は周知のように、Si、Cu、BeO、SiC、ダイヤモンドなどからなり、取付けには低融点金属(In、Snなど)またはボンディング・ハンダ(PbーSn、AuーSn、AuーSiなど)が用いられる。ここで電極已1、已2間に電流を注入した場合、キャリアが活性層3内に効率良く注入されて閉じ込められ、免光が単導体層Pの頂部から実質的に基板Bに対して発極日1からクラッド層4を経て活性層3に注入され、活性領域でのキャリアの再結合による発光に満7及び基板Bを経てn側電極日2に流れる。

この発光素子では、構造上活性層3に電流が均一かつ効率良く注入され、発光に関与しない部分には絶縁層1によって電流が流れることはない。 光ファイバ通信に供するに際しては、光ファイバの直径と同一径のドーム状に半導体層Pを形成し、かつ光ファイバの半導体層Pとの結合端面を半導体層Pに嵌合可能な形状に仕上げ、さらに光ファ

次に、第1図に示した構造の半導体発光素子の 製造方法の一例を、n型GaAs基板を用いた場合に ついて第4図(a)~(e)を参照しながら説明する。な お基板は(100)面が望ましいが、((111) A) 面などその他の面でも構わない。また図には代衷 として1つの半導体層のみを示してある。

まず、n型GeAs基板B(第4図(a)参照)上にマスキング剤(たとえばSIOs、SiNaなどが例示され、これらは電子ビーム落着、スパッタ、CVD法などによって適用される)で絶縁層1を設け(第4図(a)参照)、相互に等間隔を置いて基板Bを露出する直径2~5μα程度の円形状消7を絶縁層1に12箇所形成する(第4図(c)参照)。その後、絶縁層1上において各消7を覆うように、液相エピタキシャル成長法(LPE)、分子線エピタキシャル成長法(MBE)または有機金属熱分解気相成長法(MOCVD)など(好ましくはLPE)を用いてn型AIGaAsのラッド層2(AI組成比0.4)、n型AIGaAs層4(AI組成比0.4)を順次エピタキシャ

ル成長させてダブルへテロ接合を有する多層構造の半導体層Pを絶縁層1上にそれぞれ形成する(第4図()参照)。そして、クラッド層4の頂部以外の表面にp側の電極材としてたとえばCr-Au、 Au Znからなる電極E1を、また基板Bの下面に n 側の電極材としてたとえばNi-Au、Au Geからなる 電極E2を真空蒸着などの手段によってそれぞれ 設ける(第4図()参照)ことにより、第1図に示 した如き構造の半導体発光素子が製造される。な お電極E1の形成に際しては、クラッド層4の全 面に設けた後に頂部の不要電極を使用する場合は クラッド層4の全面に電極を形成してもよい。

実用には得られた発光素子は、第3図の実施例に示すように、その電極 E 2 をヒートシンク 20にポンディング・ハンダなどで取付け、電極 E 1 をワイヤーポンディングすればよい。

製造工程からも理解されるように、ダブルヘテロ構造の半導体層を形成した後に電極を付けるだけですむために、素子の製作が非常に容易である。

ど)16を介して半導体層 P'が略嵌合する凹部を有する電極を兼ねたヒートシンク21に半導体層 P'側を取付ける。この実施例では、発熱部分である活性層13を有する半導体層 P'側をヒートシンク21に取付けてあるため、熱が半導体層 P'からヒートシンク21に直ぐに伝わり、放熱性に優れている。

本発明は上記実施例に限定されるものではなく、本発明の目的を逸脱しない限り他の態様であっても構わない。たとえば絶縁層上に形成する半導体層の形状はドーム状である必要はなく、矩形状などその他の形状であっても登し支えない。また、電極E1、E2は実施例に示す大きさ及び形状に特定されるものではなく、活性層に効率良く電流が注入され得る限り、任意の大きさ及び形状で設けることができる。

(発明の効果)

以上より明らかなように、本発明の接合型半導体発光素子は、半導体基板上の絶縁層に基板を露 出する少なくとも1つの溝を形成し、各溝を覆う 加えて、絶縁層の溝上に半導体層を形成するので、 基板の面方位や半導体層の各成長層厚を適宜選定 することで活性層の形状を製造工程で任意に変化 させることができる。換書すると、本発明の発光 素子では、キャリアと光の閉じ込めのために捜々 の構造を容易に形成できることになる。

第5 図は別の実施例の発光素子を示す。この発光素子は、第2 図及び第3 図に示したものと外観はほぼ同一であるが、用いた半導体材料が異なり、基板 B'から光を放射するものである。その構造は、A1GaAs 基板 B'(A1組成比0.4)上に設けた絶縁層11には基板 B'を露出する円形状溝17が形成され、溝17を覆うように絶縁層11上に n型A1GaAsクラッド層12 (A1組成比0.4)、p型GaAs活性層13及びp型A1GaAs層14 (A1組成比0.4)が順にエピタキシャル成長され、基板 B'の表面のうち活性層13の対向部分以外には n例電極 E 2 が設けられている。使用に際しては、図に示す如くたとえばAu 御腹15を半導体層 P'及び絶縁層11の表面に形成し、さらにポンディング・ハンダ (Au - Sn な

4. 図面の簡単な説明

第1回は本発明の接合型半導体発光素子の一実施例の斜視図、第2回は第1回の発光素子の1一 「線における一部省略断面図、第3回は第1回の発光素子をヒートシンクに取付けた時の一部省略断面図、第4回回~(e)は第1回に示した発光素子の製作工程の一例を示す視れ図、第5回は別の実施例の発光素子をヒートシンクに取付けた時の一

符開平1-179374(5)

郎省略断面図である。

B、B' : 基板

P、P' :半導体層

1、11 : 絶縁層


2~4、12~14 : エピタキシャル成長暦

E1 : p侧位板

E 2 : n 侧電極

7、17 : 淮


20、21 : ヒートシンク





特許出願人 新技術開発事業団 (ほか1名)

代理人弁理士高島














第5図

